OPERACION DE PAGINACION Y TLB

 

 

PAGINACIÓN MULTINIVEL Y RENDIMIENTO (SIN INTERCAMBIO)

 

Establecer el EAT para un procesador con 4 niveles de paginación (ej: Motorola 68030) con tiempo de acceso a memoria de 100 ms, timepo de buscqueda de 20 ms y una tasa de aciertos en cache de 98%

 

no tenga en cuenta el intercambio

comparelo con el tiempo de acceso a memoria.

 

 

Dado que cada nivel es almacenado como una tabla separada en memoria, el convertir una dirección lógica a una física requiere de 4 accesos a memoria, no obstante el tiempo requerido para el acceso a memoria es quintuplicado, el cache permite que el rendimiento permanezca razonable.

 

Si t=100ms, E=20ms, a=98% da:

 

Tiempo de acceso efectivo

 

EAT = (100+20)(0.98)+((5(100))+20)(0.02)

EAT = 117.6 + 10.4

EAT = 128ms

Que es solamente un 28% de reducción en tiempo de acceso a memoria.

Rendimiento En Paginación Por Demanda Con Intercambio

–      Tasa de fallo de pagina 0 < p < 1.0

• Si p=0 no hay fallo de pagina
• Si p=1, cada referencia es un fallo de pagina.

Tiempo de acceso efectivo con intercambio = EATS = (1-p) * acceso a memoria

+ p * (sobrecarga de fallo de pagina)

+ [descarga]

+ carga

+ reinicio)

Si asumimos un valor global para el tiempo requerido en fallo de página (f) tendremos:

–      EATS = (1-p)*t + p*f

Dónde:

• T: el tiempo de acceso a memoria.
• P: la probabilidad de fallo de página.
• F: el tiempo de fallo de página.

Ejemplo

EATS = (1-p)*t + p*f

Si suponemos un t=100ms y un disco con latencia = 8ms, t. búsqueda = 15ms y t. transferencia = 1ms, tendríamos un tiempo de fallo f = 25ms.

EATS = (1-p)*100 + p (25000000)

                         100 + 24.999.900*P (en ns)

Lo cual significa que el tiempo de acceso está muy relacionado con la tasa de fallos de pagina. (En general (t << f)